5月25日，2026国际电路与系统研讨会（ISCAS 2026）在上海举行，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则，旨在破解摩尔定律面临的物理极限和经济效益双重挑战。“韬（τ）定律”提出以“时间（τ）缩微”替代传统的“几何缩微”作为半导体与电子系统演进的新指导原则。τ是希腊字母，在物理学中代表时间常数，即信号在电路中传播所需的响应时间。该定律以系统性降低时间常数τ为目标，通过逻辑折叠（LogicFolding）等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。华为已构建贯穿器件、电路、芯片到系统四层级的协同优化体系，以该体系驱动各层级性能、能效与晶体管密度的持续提升。

在发表演讲的同一天，何庭波署名的论文《A Time Scaling Theory for Multi-Layer Electronic Systems》提交至中国科学院科技论文预发布平台，详细介绍了“韬（τ）定律”。“韬（τ）定律”是自登纳德缩放定律以来，首个在整个计算栈建立统一优化目标的缩放原理。该定律不再将晶体管面积，而是将“时间”本身作为技术进步的核心衡量指标，采用单一特征时间常数τ作为统一优化目标，覆盖从单个开关晶体管到数据中心工作负载、跨越十二个数量级的整个计算体系。论文展示了两个量产级别的验证案例：在移动SoC方面，逻辑折叠技术在相同器件节点下，实现了晶体管密度55%的阶跃式提升，以及41%的能效增益；在AI系统方面，由内存语义统一总线架构、近封装Hi-ONE光学I/O以及edge-to-surface 3D折叠技术共同构成的协同设计技术栈，预计到2035年将实现超过100倍的硬件集成度增长。